建築を解き放つ
RISC-V CPU
Tenstorrentはオープンソースで構築されているため、アーキテクチャを所有することができます。RISC-Vは、ライセンス料やプロプライエタリな障害物のないオープンなISA標準です。
イノベーションの鍵は、単一のベンダーに留まる義務のない所有権です。選択の自由があるということは、業界を前進させる製品の構築に多くの時間を費やすことができるということです。
TT-Ascalon™
TT-Ascalon™はオープンスタンダードに基づき構築され、お客様のニーズに適応するように設計されています。
- オープン RISC-V ISA ベース
- RVA23 準拠
- クラスタあたり2～8コアをサポート
- 設定可能な共有L2キャッシュ
- CHI.E および AXI5-LITE インターフェース対応
- RISC-V セキュリティ・プリミティブに基づく TrustZone 相当のセキュリティ・ソリューション
- 優れた性能密度
業界をリードするエンジニアリング
テンストレントのRISC-Vチームは、Intel、AMD、Teslaなどのベテラン・シリコン・エンジニアで構成されています。当社のチームは、高性能プロセッサIPを設計し、実績のあるシリコンで一貫して市場に投入してきました。
TT-Ascalonのデコード・ユニットは、コンパクトで電力効率に優れた2ワイドの実装から、高性能の8ワイド・ソリューションまで拡張できます。